Boundary Scan SW-Entwicklung

Posted on October 28, 2009

 

 Die Boundary Scan SW onTAP, enthält alle notwendigen Werkzeuge, die zum Erstellen umfangreicher, zuverlässiger und stabiler JTAG Test-Lösungen benötigt werden. Diese Entwicklungsumgebung beinhaltet mehr als 2 dutzend CAD Konverter. Mit einem integrierten Netlist-Merge Tool und ProScan, einer graphischen Debug-Umgebung, können Projekte in kürzester Zeit erstellt werden. Mit diesen Werkzeugen können sie einfach und schnell Tests erstellen, starten und anpassen. Das gilt für einfache Single-Chain Bausteine, für Mehrfach-JTAG-Ketten, zusammengefügte Netzlisten in vielfältigen Konfigurationen und dies ohne Limitierung der Knotenanzahl. Das Preis-Leistungsverhältnis dürfte das wohl derzeit Günstigste am Markt sein.
High_lights onTAP Boundary Scan / JTAG Entwicklung
• auf automatisierten Netzlisten basierende Testerstellung

• bestmöglichste Fehlerabdeckung


• Pin-Level Diagnose erleichtert den Debug-Vorgang


• ProScan – die grafische Oberfläche als Programmierunterstützung

• Wizard geführte Programmerstellung

• FPGAs & CPLDs mittels ISP-Werkzeugen programmieren

• Flash-Programmierung

• optimierte Programmierung und Reduzierung der Verifikationstests

• CAD Reader für mehr als 2 Dutzend Netzlistenformate integriert

• BSDL Datei-Reader mit automatischer Syntaxüberprüfung

• Windows 2000, XP, Vista und Windows 7 kompatibel
Flynn Systems JTAG onTAP Series 4000 with ProScan Test Development Software

Automatische Test-Generierung bietet bereits eine sehr hohe Testabdeckung

Download onTAP Test Data Sheet PDF DeutschGerman Flag for boundary scan test development dcoumentation in German Language
Flynn Systems Corporation ist kein Neuling am Markt. Langjährige Erfahrung bei der Erstellung von Testsoftware und entsprechenden automatischen Testgeneratoren (ATG), spiegelt das wieder und sorgt für schnellste Testerstellung und präziser Fehlerabdeckung. onTAP wurde auf eine optimale Benutzerfreundlichkeit abgestimmt. Es basiert auf Netzlisten, in der kritische Segmente angezeigt werden, entsprechende Änderungen bestätigt werden müssen und übernommen werden können. Damit werden dann umfangreiche und sichere Tests erstellt.

 

ATPG features:

  • Models non-scan devices such as buffers, bus transceivers, logic elements and resistor packs.
  • Automatically manages bidirectional data flow through buffers and transceivers.
  • Incorporates pin-level diagnostics
  • Manages bus traffic
  • Tests for Opens/Shorts
  • Tests Pull ups/ pull downs
  • Manages Capacitive coupling
  • Tests Mid-state/resistive shorts
  • Manages Bus wire testing
Selbsterklärende Test Entwicklung
Schnell werden Sie mit der einfachen und intuitiven Handhabe und den Bedienelementen vertraut sein. Vieles ist selbsterklärend. Dabei werden Sie von grafischen Hilfestellungen unterstützt. Exakte Informationen oder Anweisungen vermeiden unnötigen Aufwand.
Automatisch JTAG-Chain Erkennung & Validierung
Die SW identifiziert entsprechende JTAG-Ketten und überprüft sie. Dazu werden die Netzlisten als Informationsquelle verwendet. Über das USB Kabel wird die jeweils aktuelle Konfiguration geprüft. Mit einem Drag-and-Drop Tool kann der Anwender jede Kette ändern.

Flexibel & Zuverlässig

onTAP wurde als ein sehr innovatives Werkzeug entwickelt. GenRad/ Teradyne® ICT-Anwender, werden die DTS Modell-Struktur mögen (C-Syntax). Sie sparen sich zusätzliche HW zum kontaktieren der Baugruppen und binden erstellte Tests als DTS-Bibliotheksmodelle einfach ein.